电路板加工焊接

虽然国产EDA有了进步，但正如文章开头所说，我们跟国外企业的差距还是相当明显的。主要表现在以下几个方面：
    、产品不够全，尤其在数字电路方面，我们整个国内EDA产业在这个领域短板明显。
    以华大九天为例，据知情人士介绍，他们在这个方面大约只做了三分之一的产品，另外还有三分之二需要补上。而造成这个局面的一个重要原因就在于没有足够的人力去支撑的研发。 产学研各界在过去的对中国EDA发展的讨论中曾表示，如果国内想把整套EDA工具做起来，这并不是某一个国产厂商一朝一夕能够做到的，而是需要多样化的合作。
    *二，与工艺结合的缺失；
    在现代的集成电路产业里，芯片设计和制造的对接桥梁是很重要的，因为只有处理好了这部分，才能把芯片更好的制造出来，EDA正好充当这样一个角色，但我们在这个对接的时候，却有两个难以逾越的鸿沟：
    一方面，国内EDA厂商与工艺接触的机会少，限制了我们的提高。
    据了解，现在工艺**的晶圆厂台积电和三星等厂商在开发新工艺的时候，基本不会**或着重考虑与国内EDA厂商合作，这就让我们无法从外资厂商获得相关支持。当然，在笔者看来，这也可以理解。毕竟厂商没有这个冒风险的义务。
    即使国内EDA厂商在某些方面有了进步，但类似台积电这些晶圆厂规划新一代工艺的时候，会在开发早期就引入诸如Cadence和Synopsys这样的厂商合作，而不会选择国产EDA厂商，前者在与新芯片厂商在新工艺上进行相关合作的时候，又将更上一层楼。他们的强上加强，进一步拉大了与国产EDA的差距。
    知情人士表示，即使国产EDA**会和台积电这样的厂商在工艺方面合作，也不会在早期就引入，而是在工艺开发后期，才被纳入进来，且这些合作仅于一部分，这就使得国内EDA产业无法接触到工艺的核心部分。
    另一方面，我们在PDK方面的不足，也对国产EDA的发展造成了一些不良的影响。
    所谓PDK就是Process Design Kit的简称，中文译名是集成电路工艺设计包。这个由晶圆厂提供的文件包包括了工艺电路模拟用的器件的SPICE（Simulation Program with Emphasis）参数，版图设计用的层次定义，设计规则（Design Rule），晶体管，电阻，电容等元件和通孔（VIA），焊盘（PAD）等基本结构的版图，与设计工具关联的设计规则检查（DRC），参数提取（EXT）和版图电路对照（LVS）等文件，是设计好的芯片能在晶圆厂顺利生产的关键。这是沟通IC设计公司、代工厂与EDA厂商的桥梁。
    国产厂商在PDK方面的缺失，从某种程度上就影响了国产EDA产业的发展。相关人士告诉半导体行业观察记者。
    第三、人才投入的不足；
    人才短缺是限制国产EDA发展的一个关键因素，力量薄弱的研发队伍难以支撑起海量的攻坚任务。而造成这一表象的根本原因是产业对EDA的投入不足造成的。
    数据显示，我国约有1500人的EDA软件开发，但在本土EDA公司和研究单位工作的加起来不到三百人，其他大部分都是在成员工作。而放大到**，对比于Synopsys 7000多的研发人员（当中有5000多从事EDA的研发，其他从事IP研发），这个差距更是明显。
    后，在研发投入方面，国内与成员相比也有差距；
    据半导体行业观察了解，目前的本土EDA企业中，即便是团队规模大，成立时间长的华大九天，他们在过去十年间所花费的研发资金也只有几个亿而已，与国外竞争对手每年数十亿的投入相比（距离：Synopsys 2019年的研发投入约为8.1亿美元），这根本就是杯水车薪。国产EDA如果想进一步发展，加大投入也是势在必行的。
    如何突破？
    既然知道了差距在哪里，国产EDA需要做的就是各个击破了。
    虽然现在成员在EDA行业的影响力已经足够巨大，EDA行业的利润状态也让它不可能吸引足够多的投资者、初创企业和足够有天赋的投入到这个领域，因此国产EDA想突破，还需要多费点心思和功夫。
    面对产品分散，不够全面这个问题，相信那些已经拿到几轮投资的EDA厂商想必正在摩拳擦掌，在研发上加大投入，积极扩展待开发领域，满足下游设计和制造领域的多样化需求。但如果能够获得国家基金等多方面的支持，对他们来说是一个更大的促进和鼓舞。
    至于与工艺方面结合缺失这个问题，那就既需要国内晶圆厂提高自身的制造技术，又需要加强和晶圆厂的合作，但我们也要清楚明白到，打铁还需自身硬。
    来到人才不足的问题，那就需要从根源上解决。
    我国EDA产业整体从业人员偏少的原因一方面在于EDA开发本身门槛高，需要计算机、数学等综合型人才；另一方面，整体薪酬偏低。这就使得很多EDA，尤其是年轻的EDA转向了AI和互联网行业，这写问题就需要厂商去各个击破。国内外的EDA成员为了迎合人才的需求和流向，抓住人才这个核心，也纷纷在南京、武汉、成都等地建立研发中心。
    但在我们看来，如果想解决EDA的人才问题，我们不但需要提升的待遇，还要利用股权激励等方式让用主人翁的精神来做产品开发，这样才能吸引到更多的人投入其中，进而产出更好的成果。
    现在，本土EDA厂商目前均也在各自专长的领域单点突破，如果能够再从点到面，齐头发展，才能更上一层楼，打造本土EDA竞争力，但这需要产业链各界的共同努力。

2 电子抢答器的结构原理
    2．1 电子抢答器的整体结构
    电子抢答器的整体结构如图1所示。它包括鉴别与锁存模块、定时与犯规设置模块以及计分模块。
    以EDA开发系统为核心的电子抢答器设计与实现
    2．2 鉴别与锁存模块设计
    鉴别与锁存模块的主要功能是用于判断a、b、c、d四个组别抢答的先后，记录先抢答的组别号码，并且不再接受其它输入信号，而对先抢答的组别锁存，同时显示先抢答的组别。
    根据以上功能要求，该模块的源程序必须包含四个抢答输入信号。现将其信号分别设为a、b、c、d；抢答时必须要有一个允许开始抢答信号，将其信号设为sta，该信号输入后，其输出指示灯亮，以便选手知道允许抢答信号已发出，故可设置一个sta的输出指示灯信号为star-t；为了鉴别先抢答者，可分别设置a、b、c、d组的输出指示灯为led_a、led_b、led_c、led_d，同时设置显示先抢答组别号码的输出信号为states［3．．0］；为了使系统进入重新抢答状态，还需要设置一个系统复位信号，可将其设为rst。其鉴别与锁存模块的仿真波形如图2所示。
    以EDA开发系统为核心的电子抢答器设计与实现
    通过图2可以看出，当rst=1时，系统处于初始状态，此时所有输入均无效；当rst=O且sta=O时，抢答无效；而当rst=O且sta=1时，start指示灯亮，d组为先有效抢答组别，led_d指示灯亮，并显示抢答成功组别d组为“0100”。通过图2的仿及分析说明，可见其鉴别与锁存模块的功能设计正确。
    2．3 电子抢答器定时与犯规模块设计
    定时与犯规模块的主要功能是用来对答题。当**时间计为0时，系统将输出报警信号，以对提前抢答者给予蜂鸣警示并显示犯规组别号码。
    根据以上功能设计要求，该模块需要设置一个倒计数器来限制答题时间，可将其信号设为time［7..0］。为了使倒计时器能够开始或停止工作，应设置一个计时使能输入信号en；为了确定是否有选手提前抢答或**时答题，可将允许抢答信号sta和四个抢答输入（a、b、c、d）、显示抢答成功组别states［3．．0］、系统时钟信号clk_1hz等作为输入信号，而将犯规报警器信号alarm和犯规组别显示offender作为输出信号。为了使蜂鸣器停止报警或使系统重新进入有效抢答状态，应设置系统复位输入信号rst。定时与犯规模块的仿真波形如图3所示，其中图3（a）为抢答犯规及暂停计时控制功能的仿真，图3（b）为答题犯规控制功能的仿真。
    以EDA开发系统为核心的电子抢答器设计与实现
    通过图3（a）可以看出，当rst=1时，抢答无效，倒计时器初始值设为60s；当rst=O，且sta=O时，d组提前抢答，报警器开始报警，offen-der显示犯规组别“0100”，说明提前犯规组别为d组。此后主持人按下rst键，使rst=1，此时报警器停止报警，系统进入初始状态；而当rs-t=O且sta=1，a组抢答成功，计时使能信号en=1。当时钟信号clk_lhz的上升沿来时，倒计时器开始计时，当a组在限定时间内回答完问题，主持人按下计时使能信号，使en=O，倒计时器停止计时，同时防止报警器报警。
    而通过图3（b）可以看出，当rst=O，sta=1时，a组抢答成功，但没在限定时间内回答完问题，60s**时间计为O时，报警器开始报警，offender显示犯规组别为“0001”，说明**时犯规组别为a组；主持人按下复位键，使rst=l，报警器停止报警，offender显示“0000”，即将犯规组别的号码清零，系统重新进入初始状态。
    2．4 计分模块的设计
    计分模块的主要功能是对抢答成功并答对的组别进行加分操作或对抢答成功但答错的组别进行减分操作，同时通过译码显示电路显示出来。根据以上的功能设计要求，该模块需要将加、减分操作add、sub和系统时钟clk_lhz作为输入信号，而各组别的分数显示作为输出信号aa0［3．．0］、bb0［3．．0］、cc0［3．．o］、dd0［3．．0］；为了确定给哪个组别加或减分，需要有一个抢答成功组别的输入信号，可将其设为chose。为了使系统能进入下一轮的抢答，应设置系统复位输入信号rst。其计分模块的仿真模型如图4所示。
    以EDA开发系统为核心的电子抢答器设计与实现
    通过图4可以看出，当rst=l时，系统进入初始状态，a、b、c、d组的初始分值都为5，当add=1，系统时钟信号clk_lhz的一个上升沿到来时，就给chose当前鉴别的组别“0001”组加1分，当sub=1，系统时钟信号clk_lhz来一个上升沿时，就给chose当前鉴别的组别“0010”组减1分。

1、 输入端与输出端的边线应避免相邻平行， 以免产生反扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
    2、电源、地线之间加上去耦电容。尽量加宽电源、地线宽度，好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,经细宽度可达0.05～0.07mm,电源线为1.2～2.5mm
    3、 数字电路与模拟电路的共地处理，数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
    4、尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
    5、在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观．而且装焊容易．易于批量生产。
    6、输入输出端用的导线应尽量避免相邻平行。好加线间地线，以免发生反馈藕合。
    7、印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。如非要取直角，一般采用两个135度角来代替直角。
    8、电源线设计
    根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
    9、地线设计
    地线设计的原则是：
    (1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。
    (2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm以上。
    (3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。
    10、退藕电容配置
    PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
    退藕电容的一般配置原则是：
    (1)电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uF以上的更好。
    (2)原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pF的但电容。
    (3)对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
    (4)电容引线不能太长，尤其是高频旁路电容不能有引线。
    11、  此外，还应注意以下两点：
    (1)在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF。
    (2)CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源

1.开料原理: 按 MI 要求尺寸把大料切成小料2.内层：贴干膜或印油，曝光冲影蚀刻退膜内层蚀检就是一个图形转移的过程，通过使用菲林底片，油墨/干膜等介质在紫外强光的照射下，将客户所需要的线路图形制作在内层基板上，再将不需要的铜箔蚀刻掉,终做成内层的导电线路.前处理：磨板 内层干膜内层蚀刻内检+粗化铜板表面,以利于增加板面与药膜的结合力+清洁板面,除掉板面杂物干膜与铜箔的覆盖性油墨与铜箔的覆盖性3.压板工序: 棕化，排板，压合，X-RAY 冲，孔及锣边4.钻孔工序: 钻孔的作用:在线路板上生产一个容许后工序完成连接线路板的上\下面或者中间线路层之间的导电性能的通道5.湿工序: 沉铜 － 外层干膜－图形电镀或板电镀－外层－蚀板－外层－蚀检沉铜作用 : 在线路板绝缘的孔壁上沉积一层导电的铜层,导通与内层线路的连接。外层干膜 : 贴干膜曝光冲影图形电镀或板以电镀: 作用: 增加线路板孔\ 线\面的铜厚,使之达到客户的要求.外层蚀刻 : 退膜： 利用强碱能使干膜溶解或剥离性质把不需要的干膜从板面上剥离或溶解蚀板： 利用二价铜铵络和离子的氧化性把不需要的铜从板上蚀掉退锡：利用退锡水中的硝酸能和锡反应溶掉镀锡层达到从板上把锡退掉外层检查:AOI&VRS 通过 CCD 扫描摄取线路板图像 ,利用电脑将其与 CAM 标准图形进比较及设计规范逻辑的处理,将线路板上的坏点标记出来并将坏点坐标传送给 VRS,终确认坏点所在位置.6.湿菲林工序: 主要工艺工位有:将已经成型的外层线板路板面,印刷上一层感光油墨,使之固化,从而来达到保护线路板的外层及绝缘的作用.，前处理磨板，油墨印刷，焗炉曝光冲影，字符印刷7.表面处理工序: 主要是按照客户的要求,对线路板出铜面进行一个图层的处理加工.主要处理工艺有: 喷锡: 利用热风焊处理工艺在铜面上喷上一层可焊接性的锡面.沉锡: 利用化学的原理将锡通过化学处理使之沉积在板面上.沉银: 利用化学的原理将银通过化学原理使之沉积在板面上.沉金: 利用化学的原理将金通过化学原理使之沉积在板面上.镀金: 利用电镀的原理,通过电流电压控制使之金镀在板面上.防氧化: 利用化学的原理将一种抗氧化的化学药品涂在板面上8.成型工序: 主要是按照客户的要求, 将一个已经形成的线路板, 加工成客户需要的尺寸外形.9.开短路测试检查: 主要是检查线路的开路及短路检查,以及利用目光检查板面质量.10.包装出货: 将检查合格的板进行包装,终出货给客户.